台积电3nm制程工艺今日量产 2nm 2025年投产

IT之家本日（12月29日）动静，台积电今天将在台南科学园区举行 3 纳米量产暨扩厂仪式，正式公布启动 3 纳米年夜范围出产。董事长刘德音和逾 200 供给商与火伴出席。据悉，台积电的南科芯片 18 厂是 5 纳米和 3 纳米的出产基地，此中，芯片 18 厂5期至9期厂房是3纳米出产基地。新年伊始，台积电将采取产能有限的N3节点工艺，然后在2023年晚些时辰转向更不变、更高效的周全出产的N3E，随后在2024年转向 N3P，这一年台积电还将在新竹工场将其2纳米GAA工艺投入试出产，并在2025年进行年夜范围出产。在此前多个季度的财报阐发师德律风会议上，台积电CEO魏哲家曾暗示，他们在按打算推动3nm制程工艺以可不雅的良品率鄙人半年量产，在高机能计较和智妙手机利用的鞭策下，估计产量在2023年将安稳晋升。台积电在官网发布的信息显示，他们的3nm制程工艺，是5nm以后的另外一个全世代制程，具有最好的 PPA 和电晶体手艺。同5nm制程工艺比拟，3nm制程工艺的逻辑密度将增添约70%，在不异功耗下速度晋升10-15%，或在不异速度下功耗下降25-30%。